1、 前言
在任何一个高速高分辨率的 模数转换器 中， 高精度 和极速 比拟器 总是起着至关关键的作用。与其它种类的相比，流水线C 有着高速、高分辨率的特点。因此，它在 电子 系统中，有着宽泛的运行。流水线A由许多子FLASHADC 构成。流水线ADC 的个性中，特地是速度，功耗和失调电压对整个电路有着很关键的影响。适宜流水线的灵活比拟器关键有三种： 电阻 分压比拟器、差分比拟器和 电容 差分比拟器。然而他们或许消耗过多的功耗和较大的失调电压。因此，前置运放锁存比拟器的好处体如今3.5 位的子FLASHADC 或许更高分辨率的子FLASHADC 中。在思考上方提及的要素后，本文给出了期间提前、失调电压和比拟器的踢回噪声的切实剖析，并依据此剖析，设计和提升了比拟器电路。
2、 预加大锁存比拟器的 上班原理
前置增益运放锁存比拟器的原理是前置增益运放加大输入 信号 ，被加大后的信号输入到锁存比拟器，最后信号经过一个普通的触发器，获取最终比拟结果。这种结构联合了前置增益运放对输入信号负指数照应和锁存比拟器对输入信号正指数照应的好处。因此前置增益运放锁存比拟器与其它锁存比拟器相比，有较小的传输的提前。锁存比拟器的失调电压除以预 加大器 的增益后折算到运放的输入端。因此，前置增益运放比拟器的失调电压关键来自于预加大器。经过前置增益运放比拟器输入端的踢回噪声，在信号的比拟阶段混杂了输入信号。没有隔离电路或许造成采样电路的不稳固性和不准确的比拟结果。因此在锁存比拟器输入端和前置增益运放的输入端在之间须要一个隔离电路。
3、 电路的结构
图1 给出了前置增益运放锁存器的电路结构。前置增益运放有两个差分对，区分由NM2，NM3，NM4 和NM5 组成。PM1，PM2，PM3，PM4 交叉相连构成一个正反应回路，并且增大了前置加大器的增益。NM9，NM10，NM11，PM6，PM11 是开关。电路的上班流程为：当Clk 为低的时刻，锁存比拟器被复位，与此同时，Clk1 为高，锁存比拟器能够接纳到前置增益运放的加大的信号。加载在NM2 和NM3 栅上的差分输入信号，区分NM4 与NM5 栅上正相基准电温和负相基准电平相比拟。两端各自发生的差分 电流 ，流过共栅级后，差分负载迫使它流过接在输入两端的电阻R1，发生一个电压差（Vout+—Vout-），送到锁存比拟器的输入端。当Clk 为高电平是，锁存比拟器开局上班，差值（Vout+—Vout-）被交织衔接的正反应回路加大，直至稳固，不时到低电平的Clk 的来到。
（a） 前置增益运放
（b） 锁存比拟器
图1 前置增益锁存比拟器
3.1 前置增益运放锁存比拟器的失调电压
前置增益运放锁存比拟器结构由带正反应的前置增益运放和锁存比拟器组成，所以比拟器的失调电压关键由前置增益运放和锁存比拟器的失调电压组成。前置运放加大了的差分信号用来登程锁存比拟器，并且电路的正反应提高了比拟器的速度，增益也提高了。前置运放的失调电压Vos1 关键是由于NM2，NM3，NM4 和NM5 的不婚配形成的。依据文献［3］的剖析方法，可以获取这样的式子［3］［4］，
公式（1）中，
而Vos2 关键由PM7，PM8，PM9，PM10 失配以及PM6 与PM12 关断引入的失配惹起的电荷Q 所组成的，表白式为，
因此，总体的失调电压为，
依据公式（5），只需Av 足够的大，那么整个比拟器的运放的失调就可以以为关键由前置增益运放的失调电压Vos1 形成的。
在公式（1）~（5）中，Avtn， Avtp， n Ab ， 和p Ab 是与工艺相关的常数， 和 是前置运放负载晶体管的失调电压， 和 是输入晶体管的失调电压，因此加大晶体管的面积可以获取较小的失调电压。然而，这种方法将加大幅员的面积以及寄生电容，而且也会降低比拟器的速度。其实不用增大一切管子的面积，就可以减小比拟器的失调电压。依据公式（5），可以增大增益Av 来减小Vos2 对比拟器的失调影响。依据公式（1），可驳回减小Vos1的方法如下：1）增大Av，用来减小NM2 和NM3 的失配对Vos1 的影响；2）过量的参与NM2 和NM3 的面积，以减小阈值电压的失配对Vos1 的影响。
图2 为比拟器的幅员。幅员的左边为前置运放的幅员，左边为锁存比拟器的幅员。为了减小由于幅员的失配带来的比拟器的输入电压，前置运放和锁存比拟器区分驳回对称结构，参与比拟器的对称性。
图2 比拟器的幅员
3.2 踢回噪声
在前置运放的输入端和锁存比拟器的输入端之间须要一个隔离电路来减小踢回噪声［2］。在锁存比拟器的两个输入端的 晶体管 的前面，区分加上一个PMOS管（PM6，PM11）作为开关管，晶体管的共栅电压用来控制信号。因此，踢回噪声对整个前置增益运放锁存比拟器的影响就清楚的减小了。
3.3 传输提后期间的改善
有两种方法减小传输比拟器的提前：1）降低前置增益运放的期间常数；2）加大前置增益运放的A（s）［5］［6］。
图3 为前置增益运放的交换小信号等效模型。依据图3，可获取等式（6），（7）
图3 前置增益运放的小信号等效模型
在上方的式子中，Av（0）为前置增益运放的直流小信号增益，Rout 是运放的等效输入阻抗， c t 为期间常数。R1 可以经过上班在深线性区的PMOS 管来替代，表白式为，
依据公式（6）（7），减小R1 可以使得 c t 缩小，从而使照应速度指数参与，然而，同时减小R1，也使得Av（0）变小，从而使得照应速度线性降低。由此可见，与Av（0）相比， c t 对提后期间的影响要清楚多。因此，在设计时，对Av（0）要有个正当的设置。
4、 模拟 仿真 与结果剖析
在Composer 环境，经常使用Spectre 对本文的比拟器启动仿真。 时钟 的模拟频率为100MHz， 电源 电压为3.3v，模拟的条件为Typal。
在图4 中，Vin+和Vin-为差分三角波信号，频率为2.5MHz，峰-峰值为1.455v~1.855v。ef+和Vref-为差分直流信号，它们的差值为31.25mv，4 位子FlashADC 的1/2LSB。信号的共模电压为1.65v。V+和V-区分为锁存比拟器的正负端输入，Vout+和Vout-区分为最终输入的正端和负端。从图4可以看出当Vin+和Vin-的差值小于1/2LSB 时，Vout+和Vout-的电压值出现翻转。图5为图4的部分加大图，可以看出传输比拟器的提前为680ps。在这种状况下整个电路消耗0.29mw 的功耗。
图4 比拟器的仿真波形
图5 图4的部分加大图
表1 中，前置增益灵活比拟器，电阻调配比拟器（0.35um 和0.5um）、差分对比拟器和电荷调配型比拟器的性能启动总结。从表1中，可以看出与其它比拟器相比，前置增益运放灵活比拟器领有最低的功耗和失调电压。
表1 五种比拟器的性能
5 、论断
本文引见了一种高速电压比拟器，驳回了前置增益运放锁存比拟器。依据仿真结果，比拟器在100MHz 的采样频率下消耗0.29mw 的功耗，并且具备6.5mv的低失调电压。因此，此比拟器较适宜用于流水线ADC。
本文作者的翻新点：驳回前置增益运放锁存的结构并联合幅员，减小了失调电压；参与了隔离电路，减小了踢回噪声；剖析了前置增益运放，改善了传输提后期间。